Neoverse N2/V1: ARMs Server-CPUs werden 50 Prozent schneller

Mindestens 96 Kerne plus breite Vektor-Einheiten: ARMs Neoverse V1 soll den Server-Markt aufmischen. 2021 folgt zudem Neoverse N2.

Artikel veröffentlicht am ,
Ein aktueller Ampere Altra basierend auf Neoverse N1
Ein aktueller Ampere Altra basierend auf Neoverse N1 (Bild: Serve The Home)

ARM hat die Neoverse N2 (Perseus) und die Neoverse V1 (Zeus) vorgestellt, zwei für Server entwickelte CPU-Reihen. Während Neoverse N2 für sogenannte Scale-Out-Systeme mit sehr vielen Kernen und dafür gedachten Anwendungen ausgelegt ist, wurde Neoverse V1 bewusst für maximale Leistung pro Thread konzipiert.

Neoverse N2/V1 stellt die zweite Generation von ARMs eigenen Server-Ambitionen dar, weshalb das Unternehmen kürzlich von Nvidia für 40 Milliarden US-Dollar übernommen wurde. Die bisherigen Neoverse N1 (Ares) bilden die Basis für kommerzielle Designs wie Amperes Altra Max oder AWS' Graviton2.

Die Neoverse V1 sind quasi die Brachialversion: Hier soll die Leistung pro Takt verglichen zu Neoverse N1 um gleich 50 Prozent ansteigen. Die beiden SVE-Einheiten pro Kern sind 256 Bit breit, was die Leistung im besten Fall verdoppelt. Die Scalable Vector Extension (SVE) wird auch bei Fujitsus A64FX genutzt, diese ARM-Prozessoren mit 512 Bit breiten Einheiten stecken im Fugaku, dem derzeit weltweit schnellsten Supercomputer. Folgerichtig ist Neoverse V1 für Cloud- und HPC-Systeme ausgelegt.

  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
  • Präsentation zu Neoverse N1/V1 (Bild: ARM)
Präsentation zu Neoverse N1/V1 (Bild: ARM)

Neoverse V1 soll noch 2020 verfügbar sein, ARM erwartet Designs mit 5-nm- und 7-nm-Technik. Neben DDR5- wird HBM2E-Speicher unterstützt, außerdem PCIe Gen5 und CCIX v1.1 für Rechenbeschleuniger. Zur genauen Anzahl an CPU-Kernen äußert sich der Hersteller nicht, 96 sollen es typischerweise aber sein. Ein erstes Design ist der 72-kernige Sipearl Rhea, also der Prozessor für europäische Supercomputer.

Für Neoverse N2 spricht ARM von einer horizontalen Skalierung, die wichtigen Metriken - nämlich Power (Leistungsaufnahme), Performance (Geschwindigkeit) und Area (Fläche) - sind ausbalanciert. Das bedeutet möglichst viele Kerne pro Quadratmillimeter und pro Watt. Neoverse N2 soll 40 Prozent mehr IPC aufweisen als Neoverse N1, hinzu kommt die Scalable Vector Extension für zwei 128-Bit-Pipelines pro Kern. Mit Bfloat16 wird überdies ein für maschinelles Lernen beliebtes Format unterstützt. Neoverse N2 ist etwa für 5G-Edge-Systeme gedacht.

Neoverse N2 ist für 2021 und 5 nm angesetzt, daher wird je nach Design auch HBM3-Speicher geboten, zudem CCIX v2.0 mit PCIe Gen5 statt Gen4 als Basis und der von Intel eingeführte CXL als Interconnect. ARM sieht 128 Cores vor, wie bei Neoverse V1 hänge dies jedoch vom Partner ab.

Schneller als AMDs Epyc 7742

Verglichen zu aktuellen x86-Implementierungen sollen Neoverse N1 mit 128 Kernen und Neoverse V1 mit 96 Cores deutlich vorne liegen, genauer bei der Performance pro Sockel und der Performance pro Thread. Als Gegner hat ARM sich AMDs aktuellen 64-kernigen Epyc 7742 ausgesucht, gemessen wurde die Integer-Leistung. Bis erste Neoverse N1/V1 erhältlich sind, dürfte AMD allerdings schon längst die Epyc 7003 (Milan) mit Zen-3-Technik in den Handel gebracht haben.

Als nächster Schritt steht dann Poseidon auf ARMs Roadmap, ab 2022 soll es 3-nm-Designs mit HBM3 geben. Hinsichtlich der Performance peilt ARM zusätzliche 30 Prozent an, auch die Einheiten für maschinelles Lernen und für Vektorberechnungen sollen schneller werden.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed


Aktuell auf der Startseite von Golem.de
Schutz vor Unicode-Hijacking
Eigenartige Zeichen, die eine Codebase lahmlegen

Mit der wachsenden Interkonnektivität und Vielfalt von Plattformen stehen Devs vor der immer größeren Aufgabe, die Codebases zu sichern. Eine besonders hinterhältige Bedrohung: Unicode-Hijacking.
Von Oliver Jessner

Schutz vor Unicode-Hijacking: Eigenartige Zeichen, die eine Codebase lahmlegen
Artikel
  1. Elektromobilität: Warum der Elektroauto-Hype erst anfängt
    Elektromobilität
    Warum der Elektroauto-Hype erst anfängt

    In den vergangenen Wochen konnte man den Eindruck gewinnen, als sei das Elektroauto schon abgeschrieben. Doch das scheint eine typisch deutsche Debatte zu sein.
    Eine Analyse von Friedhelm Greis

  2. Autonomes Fahren: New York City erlaubt Robotaxis unter strengen Auflagen
    Autonomes Fahren
    New York City erlaubt Robotaxis unter strengen Auflagen

    In New York können Robotaxi-Unternehmen ihre Fahrzeuge einsetzen - wenn sie eine Reihe von Auflagen erfüllen. Fehler aus anderen Städten sollen so vermieden werden.

  3. Hyperloop: Europas längste Hyperloop-Teströhre ist fertig
    Hyperloop
    Europas längste Hyperloop-Teströhre ist fertig

    Die Röhre ist über 400 Meter lang und ermöglicht auch, das Abbiegen zu testen. Sie steht allen Hyperloop-Entwicklern offen.

Du willst dich mit Golem.de beruflich verändern oder weiterbilden?
Zum Stellenmarkt
Zur Akademie
Zum Coaching
  • Schnäppchen, Rabatte und Top-Angebote
    Die besten Deals des Tages
    • Daily Deals • Palit 4070 Super 579,95€ • Xbox-Controller ab 39,99€ • AVM Fritzbox + Repeater -30% • DVDs & Blu-rays -31% • EA -75% • Ubisoft -50% • MindStar: AMD Ryzen 9 7900 339€, MSI RTX 4080 Super Ventus 3X OC 1.099€ • Gratis-Zugaben PS5 Slim & Nintendo Switch OLED beim TV-Kauf [Werbung]
    •  /