Gen12: Das kann Intels Xe-Grafik

Vom Ultrabook über den Gaming-PC bis zum Supercomputer: Mit der Xe-Grafik will Intel direkt AMD und Nvidia angreifen.

Ein Bericht von veröffentlicht am
Die Xe-Technik soll vom Ultrabook bis zum Supercomputer skalieren.
Die Xe-Technik soll vom Ultrabook bis zum Supercomputer skalieren. (Bild: Intel)

Auf dem Architecture Day 2020 hat Intel die Xe-Grafikarchitektur (Exascale for Everyone) im Detail vorgestellt. Auf deren Basis sind vorerst vier Ableger geplant, mit denen praktisch alle Geschäftsfelder abgedeckt werden sollen: Die Xe-Grafik ist für Ultrabooks, für Gaming-PCs mit Raytracing, für Server und für Supercomputer gedacht.

Xe - auch als Gen12 bezeichnet - stellt Intels Grafikarchitektur für die kommenden Jahre dar. Am unteren Ende gibt es Xe LP (Low Power), welche für integrierte GPUs und kleine dedizierte Modelle für Desktops oder Notebooks gedacht ist. Darüber ist Xe HPG (High Performance Gaming) angesiedelt, diese Technik soll DG2.Grafikkarten für Spieler antreiben und unterstützt Hardware-beschleunigtes Raytracing. Hinzu kommen Xe HP für Server wie Data Center und noch Xe HPC (High Performance Computing) für Supercomputer der Exascale-Klasse.

Die Xe-LP-Technik steckt in den iGPUs der Tiger-Lake-Prozessoren für Ultrabooks, die im Spätsommer 2020 erscheinen. Zudem soll sie 2021 für die Grafikchips der bisher als DG1 (Discrete Graphics 1) und SG1 (Server Graphics 1) bezeichneten Modelle verwendet werden. Intel nutzt für die Fertigung das eigene 10-nm-Super-Fin-Verfahren. Während Xe LP bei Tiger Lake mit LPDDR4X-Speicher kombiniert wird, soll es bei DG1 und SG1 schnellerer GDDR6-Speicher sein. Bei den Xe HPG wird ebenfalls GDDR6 verwendet, die DG2-GPUs lässt Intel jedoch extern fertigen - wahrscheinlich bei TSMC.

  • Xe gibt es als LP, als HPG, als HP und als HPC. (Bild: Intel)
  • Überblick, welche Xe-µArch wo verwendet wird. (Bild: Intel)
  • Xe LP ist die iGPU-Technik für Tiger Lake sowie DG1/SG1. (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
Xe gibt es als LP, als HPG, als HP und als HPC. (Bild: Intel)

Für die Xe HP kommt erneut das eigene 10 nm Super Fin zum Einsatz, wir erwarten unter anderem FP64-Einheiten für wissenschaftliche Berechnungen. Intel nutzt HBM2E-Stapelspeicher statt GDDR6, um eine höhere Bandbreite zu erreichen. Die Xe HP werden in verschiedenen Ausbaustufen mit einer, zwei oder vier Tiles angeboten - Intel koppelt mehrere Chips per EMIB (Embedded Multi Die Interconnect Bridge) in einem Package. Das ermöglicht es dem Hersteller, die Performance und die Leistungsaufnahme von Xe HP so zu skalieren, wie es der jeweilige Server-Kunde wünscht. Für die 4-Tile-Version (Arctic Sound) nennt Intel bei 1,3 GHz eine Geschwindigkeit von sehr hohen 42,3 Teraflops bei einfacher Genauigkeit (FP32). Nvidias Tesla A100 schafft nur knapp die Hälfte.

Für die Xe HPC alias Ponte Vecchio kombiniert Intel gar vier unterschiedliche Designs, um damit einen Supercomputer-Beschleuniger zu bauen: Ein aktiver Interposer (Base Tile) mit 10 nm Super Fin dient als Basis, darauf sitzen der eigentliche Grafikchip (Compute Tile) mit eigener wie externer Fertigung sowie ein sehr schneller lokaler Speicher (Rambo Cache Tile) via 10 nm Enhanced Super Fin und noch ein Link-Chip (I/O Tile), den Intel extern produzieren lässt. Neben EMIB wird Foveros eingesetzt, so nennt Intel die eigene 3D-Stacking-Technik, um Chips dreidimensional zu stapeln.

Zurück zur Xe LP für Tiger Lake und DG1/SG1: Verglichen zur Gen11-Grafik von Ice Lake gibt es deutlich mehr Recheneinheiten und auch die Geschwindigkeit der Funktionsblöcke wurde laut Intel gesteigert. Statt 64 Executions Units sind es nun 96 EUs, was in 768 statt 512 Shadern resultiert. Damit einhergehen 48 statt 32 Textureinheiten und 24 statt 16 ROPs. Neben einer sogenannten Common-Slice gibt es sechs statt acht Sub-Slices, weshalb Intel auch Tiger-Lake-Chips mit beispielsweise 32 EUs oder 80 EUs anbieten könnte. Im Frontend der Sub-Slices hat Intel die Geometrieleistung verdoppelt, da zwei Dreiecke statt einem pro Takt verarbeitet werden können.

  • Xe gibt es als LP, als HPG, als HP und als HPC. (Bild: Intel)
  • Überblick, welche Xe-µArch wo verwendet wird. (Bild: Intel)
  • Xe LP ist die iGPU-Technik für Tiger Lake sowie DG1/SG1. (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
  • Präsentation zu Xe LP (Bild: Intel)
Präsentation zu Xe LP (Bild: Intel)

Jede der sechs Sub-Slices nutzt 16 statt 8 EUs, wobei immer zwei einen gemeinsamen Scheduler (Thread Control) aufweisen. Die FP32/F16-Geschwindigkeit pro EU bleibt gleich, die INT32/INT16-Ausführung hingegen wurde verglichen zur Gen11 verdoppelt. Zudem beherrscht Xe LP auch INT8 (genauer DP4A) mit doppelter INT16-Rate, was wichtig für maschinelles Lernen - hier Inferencing - ist.

Zumindest bei Xe LP für Tiger Lake weist der L3-Cache der iGPU immerhin 3,8 MByte statt 3 MByte auf - prinzipiell soll er jedoch bis zu 16 MByte fassen können, sprich für DG1/SG1. Der L3 von Xe LP hat generell die doppelte Bandbreite des L3 der Gen11, auch hat Intel eine verbesserte Kompression integriert, um das Interface hin zum LPDDR4X-Speicher zu entlasten. Mit Frequenzen von bis über 1,7 GHz für Xe LP taktet die Grafikeinheit deutlich höher als die Gen11 mit bis zu 1,1 GHz. Unterm Strich soll sich die Leistung zusammen mit den 96 statt 64 EU daher etwa verdoppeln.

Hinsichtlich der Anschlüsse und der Multimedia-Fähigkeiten ist Intel konservativ: Statt HDMI 2.1 bleibt es bei HDMI 2.0, allerdings verbaut Intel zwei Embedded-Displayports für Dualscreen-Geräte. Das Decoding/Encoding von H.264, H.265 und VP9 soll doppelt so flott ablaufen, was 8K60-Playback ermöglicht. Darüber hinaus gibt es eine Hardware-Beschleunigung für den neuen AV1-Codec, denn Streaming-Dienste wie Netflix unterstützen bereits derartige Inhalte.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed


NotMainstream 19. Aug 2020

...ob damit endlich Gaming unter Linux den Durchbruch haben wird. Soweit ich das bisher...

Flasher 19. Aug 2020

Keine Sorge, Intel hat die OEMs doch ohnehin schon in der Tasche. Die Dinger werden...

wurstdings 19. Aug 2020

Sie suchen noch die "real life"-Benchmarks, bei denen sie tatsächlich besser abschneiden.

platoxG 19. Aug 2020

Nö, komisch ist lediglich, dass du das in Abrede stellen möchtest oder den Vergleich für...



Aktuell auf der Startseite von Golem.de
Intel Core i9-14900KS
Intel ist wahnsinnig geworden - zum Glück!

Um den Core i9-14900KS zur schnellsten Allround-CPU zu machen, hat Intel den Weg der Vernunft scheinbar vollständig verlassen. Doch dahinter stecken gute Neuigkeiten für Intel-Kunden.
Ein IMHO von Martin Böckmann

Intel Core i9-14900KS: Intel ist wahnsinnig geworden - zum Glück!
Artikel
  1. Redemption: Flop-Klassiker Hellgate London bekommt Fortsetzung
    Redemption
    Flop-Klassiker Hellgate London bekommt Fortsetzung

    Hellgate London gilt als eine der größten Enttäuschungen der Spielegeschichte, nun kündigt ein Ex-Blizzard-Entwickler ein Sequel an.

  2. Elektromobilität: Warum der Elektroauto-Hype erst anfängt
    Elektromobilität
    Warum der Elektroauto-Hype erst anfängt

    In den vergangenen Wochen konnte man den Eindruck gewinnen, als sei das Elektroauto schon abgeschrieben. Doch das scheint eine typisch deutsche Debatte zu sein.
    Eine Analyse von Friedhelm Greis

  3. Schutz vor Unicode-Hijacking: Eigenartige Zeichen, die eine Codebase lahmlegen
    Schutz vor Unicode-Hijacking
    Eigenartige Zeichen, die eine Codebase lahmlegen

    Mit der wachsenden Interkonnektivität und Vielfalt von Plattformen stehen Devs vor der immer größeren Aufgabe, die Codebases zu sichern. Eine besonders hinterhältige Bedrohung: Unicode-Hijacking.
    Von Oliver Jessner

Du willst dich mit Golem.de beruflich verändern oder weiterbilden?
Zum Stellenmarkt
Zur Akademie
Zum Coaching
  • Schnäppchen, Rabatte und Top-Angebote
    Die besten Deals des Tages
    • Daily Deals • Palit 4070 Super 579,95€ • Xbox-Controller ab 39,99€ • AVM Fritzbox + Repeater -30% • DVDs & Blu-rays -31% • EA -75% • Ubisoft -50% • MindStar: AMD Ryzen 9 7900 339€, MSI RTX 4080 Super Ventus 3X OC 1.099€ • Gratis-Zugaben PS5 Slim & Nintendo Switch OLED beim TV-Kauf [Werbung]
    •  /