Rocket Lake S: Intels letzte 14-nm-CPU erhält neue Architektur

Mit Rocket Lake S plant Intel die wohl finale 14-nm-CPU-Generation für Desktop-PCs, deren vorläufige technische Details von Videocardz veröffentlicht worden sind: Einer Übersichtsfolie zufolge wird Rocket Lake S mit einer neuen Microarchitektur antreten; zudem gibt es mehr und schnellere PCIe-Lanes sowie flotteres USB, erweiterte Video-Einheiten und moderne Display-Anschlüsse. Die zuletzt anfällige SGX-Sicherheitsenklave fliegt raus.

Kurz zur Einordnung: Aktuell sind Prozessoren wie der Core i9-9900K mit 14 nm und bis zu acht Skylake-Kernen (intern Coffee Lake Refresh S), in einigen Monaten folgen Chips mit weiterhin 14 nm und dann zehn Skylake-Cores (alias Comet Lake S), anschließend ist Rocket Lake S an der Reihe. Dort reduziert Intel die Kerne wohl wieder auf nur noch acht, setzt aber mit Sunny/Willow Cove offenbar endlich auf eine aktuelle CPU-Architektur. Die Willov-Cove-Technik in den Tiger Lake U folgt auf die Sunny Cove, bekannt von den Ice-Lake-Chips für Ultrabooks.

Schon für Sunny Cove verspricht Intel pro Takt (IPC) ein Leistungsplus von durchschnittlich 18 Prozent verglichen zu Skylake, mit Willow Cove dürfte der Abstand weiter steigen. Offen bleibt, welche Cove-Technik von Intel genutzt wird und ob Rocket Lake S mit 14 nm mit rund 5 GHz takten kann oder ob einzig geringere Frequenzen lauffähig sind. Das Rückführen einer eigentlich für einen bestimmten Node ausgelegten Microarchitektur, wie hier von 10 nm auf 14 nm, bezeichnet Intel als Backporting.

Abseits der CPU-Kerne plant Intel der Übersichtsfolie zufolge eine Unterstützung des AV1-Codec, die integrierte Grafik tritt mit Xe/Gen12-Technik an und beherrscht HDMI 2.0b für 4K-Displays. Die SGX-Sicherheitsenklave entfernt der Hersteller aus dem Prozessor, zu häufig hat sie sich als Schwachstelle erwiesen. Statt 16 PCIe-Gen3-Lanes gibt es 20 PCIe-Gen4-Lanes, so kann eine NVMe-SSD genauso wie bei AMD direkt an den Prozessor angeschlossen werden. Die Anbindung zu den 500er-Tigerpoint-Chipsätzen erfolgt per x8-DMI-Link, die Bandbreite wird so verdoppelt. Der Platform Controller Hub (PCH) unterstützt nativ USB 3.2 Gen2x2 für 20 GBit/s satt USB 3.2 Gen2 für 10 GBit/s. Per PCIe plant Intel zudem dedizierte Thunderbolt-4-Controller anzubinden.