Offene Prozessor-ISA: Wieso RISC-V sich durchsetzen wird
Die offene Befehlssatzarchitektur RISC-V erfreut sich dank ihrer Einfachheit und Effizienz bereits großer Beliebtheit im Bildungs- und Embedded-Segment, auch Nvidia sowie Western Digital nutzen sie. Mit der geplanten Vektor-Erweiterung werden sogar Supercomputer umsetzbar.
Beim Mittagessen auf dem RISC-V-Workshop in Zürich beantwortet Krste Asanovic die initiale Frage lapidar: "RISC-V heißt deswegen so, weil es unsere fünfte große RISC-Architektur ist." Asanovic muss es wissen, denn der Professor der Berkeley-Universität ist Miterfinder der offenen CPU-Befehlssatzarchitektur (Open Hardware ISA). Sie wurde 2010 gemeinsam mit dem RISC-Veteran David Petterson entworfen und 2014 verfügbar gemacht.
Längst ist RISC-V für CPUs keine Nischenerscheinung mehr, die dahinter stehende RISC-V Foundation mit der ehemaligen IBM-Vizepräsidentin Calista Redmond als CEO tourt seit Monaten rund um die Welt, um noch mehr Unterstützer und Nutzer für die offene Befehlssatzarchitektur zu finden. Die Foundation hat über 350 Mitglieder und eine Basis von über 50 Designs. Wir haben für einen besseren Eindruck den Workshop in Zürich und die Roadshow in Berlin besucht, Gespräche mit Krste Asanovic und Calista Redmond inklusive.
