Lakefield: Intel kombiniert große und kleine x86-CPU-Kerne

Intel hat auf der Elektronikmesse CES 2019 endlich den Lakefield-Chip vorgestellt, der eigentlich schon vor Monaten hätte präsentiert werden sollen. Der Prozessor ist für besonders sparsame Convertibles gedacht und nutzt ein Design aus mehreren dreidimensional übereinandergestapelten Dies, um viel Leistung bei sehr hoher Effizienz auf möglichst wenig Platz zu erreichen. So soll Lakefield im Leerlauf nur 2 Milliwatt benötigen.

Das Design besteht aus drei Teilen und erinnert stark an solche, wie sie in Smartphones verwendet werden, mit einem großen Unterschied: Statt Speicher auf ein Die zu setzen, koppelt Intel zwei. Hintergrund ist das Foveros genannte 3D-Stacking, um mehrere Chiplets zu verbinden. Intel nutzt einen aktiven Interposer, welcher im 22FFL-Verfahren produziert wird und die I/O-Funktionen wie PCIe Gen3 und USB enthält. Darauf sitzt durchkontaktiert (TSV) ein im 10-nm-Node gefertigtes Compute-Die samt dem RAM-Controller für das 64-Bit-Interface und ganz oben dann der LPDDR4X-Arbeitsspeicher als klassisches PoP (Package on Package).

Hatte Intel bisher strikt zwischen Core- und Atom-Prozessoren differenziert, kombiniert das Compute-Die diese zwei Typen von x86-CPU-Cores; ein bisschen so wie ARMs big-LITTLE-Prinzip. Ein Sunny-Cove-Kern, so heißt die Architektur der kommenden Ice-Lake-Chips, rechnet neben vier Tremont-Kernen, also der Technik der nächsten Atom-Modelle. Alle fünf Kerne teilen sich 4 MByte L3-Cache, hinzu kommen eine Gen11-GT2-Grafikeinheit mit 64 Ausführungseinheiten und weitere Funktionsblöcke wie ein Display-Controller.

Mit Package-Maßen von 12 x 12 mm fällt Lakefield sehr klein aus, was kompakte Geräte mit einem tendenziell größeren Akku möglich macht. Ein potenzieller Kunde ist wie so oft Apple, allerdings wollte sich Intel dazu nicht äußern. Ein Termin für Lakefield wurde nicht genannt, allerdings soll noch in diesem Jahr die Serienfertigung anlaufen.

• 

Intel zeigt Lakefield. (Bild: Intel)