Offener Interconnect-Standard: Gen-Z-Konsortium will mit Intel konkurrieren

Welch eine Liste an Gründungsmitgliedern: Die CPU-Hersteller ARM, AMD, Cavium und IBM, der FPGA-Entwickler Xilinx, die Server-Anbieter Cray, Dell, HPE, Huawei und Lenovo, die DRAM- und Flash-Fertiger Micron, Samsung und SK Hynix, die Festplatten- und SSD-Produzenten Microsemi, Seagate und Western Digital bilden zusammen mit I/O-Spezialisten wie Broadcom, IDT und Mellanox sowie Linux-Entwickler Redhat das Gen-Z-Konsortium.

Das Ziel ist es, einen offenen Interconnect-Standard samt Protokoll und Stecker für Server zu entwickeln. Der als 'Memory Semantic Fabric' bezeichnete Bus soll Prozessoren mit ARM- oder x86-Kernen mit Beschleunigern wie FPGAs oder GPUs mit Speicher, Storage sowie Storage Class Memory und I/O wie Netzwerk verknüpfen. Der Interconnect soll Latenzen von unter 100 ns aufweisen und viele Hundert GByte pro Sekunde übertragen können.

• 

Der Interconnect soll CPUs, FPAs, GPU, RAM, Storage und I/O verknüpfen. (Bild: Gen-Z)

Relevant ist das für Datenzentren, bei denen Informationen möglichst schnell transferiert werden müssen. Ob der Interconnect auch vorhandene Standards wie NVMe Over Fabrics integriert, bleibt vorerst unklar. Allerdings konkurriert das neue Memory Semantic Fabric mit Omni Path, womit Intel seine Rack-Server-Systeme verbindet. Die Technik eignet sich bisher für Xeon-Prozessoren und gesockelte Xeon-Phi-Beschleuniger. Es ist allerdings stark anzunehmen, dass künftig auch die Stratix-FPGAs angebunden werden können.

Intel gehört nicht zu den Mitgliedern des Gen-Z-Konsortiums, Gleiches gilt für Nvidia. Letztere haben zumindest für ihre Tesla-Karten den NV-Link, eine proprietäre Verbindung zwischen den Beschleunigern und optional auch zu IBMs Power8+ und dem neuen Power9-Chip. Die wiederum haben mit CAPI 2.0 eine eigene Verbindung, um ASICS oder PFGAs zu verknüpfen.