HBM2: eSilicon zeigt 14LPP-Design mit High Bandwidth Memory
Ein Chip mit einem HBM2-Stack: Der Speicherinterface-Entwickler eSilicon arbeitet an einem Design, das im 14LPP-Verfahren entsteht. Dabei könnte es sich um AMDs Zen-basierte APUs namens Raven Ridge handeln, denkbar ist aber auch der Chip des Nintendo NX.
eSilicon hat in einem Webinar über mehrere Interposer-basierte Designs gesprochen, darunter einen Chip im 14LPP-Verfahren, welcher mit aktuellem HBM2-Stapelspeicher (High Bandwidth Memory) kombiniert wird. Bei diesem Prozessor könnte es sich um AMDs Raven Ridge handeln. Zudem arbeitet der Speicherinterface-Entwickler an einem Design im 16FF+ genannten Prozess mit vier HBM2-Stacks, was ein Fingerzeig auf einen großen Grafikprozessor wie AMDs Vega 10/11 oder eine Pascal-basierte GPU von Nvidia ist.
Der erste Chip (oben links im Bild) erinnert zwar optisch an AMDs Fiji-GPU, wie sie etwa bei der Fury X eingesetzt wird. Laut eSilicon basiert das Design mit den vier HBM1-Stacks allerdings auf einem organischen Interposer mit einem FGPA und wurde bereits 2012 fertiggestellt. Das zweite gezeigte Design (oben rechts) ist ein ARM-basierter ASIC mit 850 MHz und vier HBM2-Stapeln auf einem Silizium-Interposer, was 2015 im 28HPP-Verfahren bei Globalfoundries produziert wurde und für Netzwerk-Applikationen gedacht ist.
Interessant wird es beim dritten Design (unten links): Der ASIC soll im 28HPC-Verfahren beim Auftragsfertiger TSMC entstehen, er sitzt erneut auf einem Silizium-Interposer und nutzt ebenfalls vier HBM2-Stacks. Um welchen Chip es sich hierbei handelt, bleibt unklar. Beim vierten Design (unten rechts) könnte es sich beispielsweise um Vega handeln, einen Grafikchip von AMD.
Für Raven Ridge spricht das 14LPP-Verfahren, also die 14-nm-FinFET-Variante namens Low Power Plus von Globalfoundries. Ein einzelner HBM2-Stack kann 2 bis 8 GByte an Daten fassen und je nach Takt 128 bis 256 GByte pro Sekunde übertragen. Das wäre eine ideale Lösung für einen Prozessor mit integrierter GPU im Notebook-Segment. Denkbar wäre jedoch auch, dass hier der Custom-Chip für Nintendos NX entsteht. eSilicon zufolge ist das Tape-out für Mai 2016 geplant, fertige Samples sollen ab September verfügbar sein.
Im dritten und vierten Quartal 2016 sollen zudem Tape-outs von Chips erfolgen, von denen mindestens einer in 16FF+ bei TSMC gefertigt und mit vier HBM2-Stacks kombiniert wird. Das klingt nach einer schnellen GPU aus AMDs Vega-Reihe oder einem HPC-Chip, die beide für 2017 angesetzt sind oder nach einem Pascal-Modell von Nvidia wie dem für Server gedachten GP100.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Zum Design gehören neben der APU auch der Interposer, der HBM und die Fertigung des Ganzen.