Xeon Phi: Die-Shot zeigt Details von Intels monströsem Knights Landing

Intel hat auf der HPC Developer Conference am Vorabend der Supercomputing Conference erstmals Wafer und einen Die-Shot der nächsten Xeon-Phi-Generation gezeigt. Angetrieben werden die Beschleunigerkarten, Codename Knights Landing, vom einem mindestens 700 mm² großen Chip. Er wäre der größte, den Intel jemals in Serie gefertigt hätte. So groß, dass weniger als 100 davon auf einen der heutzutage üblichen 300-mm-Wafer passen.

Auf einer vorgezeigten Siliziumscheibe ist zu erkennen, wie viele Chips Intel auf einen Wafer packen kann: An der breitesten Stelle sind es 9 Dies in der Vertikalen und 14 in der Horizontalen. Da jeder Knights-Landing-Chip jedoch rechteckig und ein Wafer kreisrund ist, gibt es an den Außenkanten Verschnitt. Unserer Zählung nach beträgt die Anzahl an sichtbaren Dies, die überhaupt vollständig auf dem Wafer vorhanden sind, rund 80.

• 

Wafer mit Knights-Landing-Dies (Bild: Intel)

Wie viele von diesen Chips funktionieren, bleibt unklar. Offenbar ist die Ausbeute (Yield) vergleichsweise gering, denn von den physisch vorhandenen 76 aktiviert Intel nur 72 Kerne. Der offizielle Die-Shot gibt einen Einblick: Er zeigt die 38 Kacheln, von der jede zwei Kerne samt L2-Cache aufweist. An der linken und rechten Außenseite befinden sich die insgesamt sechs DDR4-Speichercontroller, oben und unten die acht Anbindungen für die gleiche Anzahl an Hybrid Memory Cubes - die sitzen mit auf dem Package.

Angesichts der 7,2 Milliarden Transistoren, der enormen Die-Size selbst im 14-nm-FinFET-Verfahren und dem vermutlich bei solch riesigen Chips nicht allzu yield-freudigen Prozess wundert es wenig, dass Intel die Knights-Landing-Beschleuniger immer noch nicht offiziell angekündigt hat. Verfügbar dürften die neuen Modelle daher erst im Frühjahr 2016 sein.