EUV-Lithographie: IBM zeigt weltweit ersten Test-Chip mit 7-nm-Technik

IBM Research hat einen Testchip im 7-nm-FinFET-Verfahren entwickelt - gemeinsam mit Globalfoundries, Samsung und dem College of Nanoscale Science and Engineering der State University of New York Polytechnic Institute (Suny Poly). Damit zeigen die Forscher als erste ein solches Produkt, mit dem künftig bis zu 20 Milliarden Transistoren in einem Chip stecken könnten.

Als Vergleich: Intels Knights Landing für kommende Beschleuniger-Karten vom Typ Xeon Phi bringt es auf über acht Milliarden Transistoren, gefertigt werden die Chips mit 14-nm-FinFET-Technik. Der aktuell größte Chip stammt von AMD, die Fiji-GPU der Spieler-Grafikkarte Radeon R9 Fury X enthält 8,9 Milliarden Transistoren und wird im 28-nm-Prozess hergestellt.

• 

Wafer mit 7-nm-FinFET-Testchips (Bild: IBM)

Um den Test-Chip mit 7-nm-FinFET-Technik fertigen zu können, hat IBM wie erwartet EUV-Lithographie eingesetzt: Dieses Belichtungsverfahren arbeitet mit einer Wellenlänge von 13,5 nm. Verglichen mit den 193-nm-Lasern der heute üblichen Immersionslithographie wird die ultra-violette Strahlung (daher Extreme Ultra Violet) bereits von Luft absorbiert, was eine Fertigung im Vakuum unumgänglich macht.

Bisher scheuten alle Hersteller daher dieses exorbitant teure Verfahren, Intel nutzt für seinen 10-nm-FinFET-Prozess noch Immersionslithographie und auch für das 7-nm-FinFET-Verfahren geben sie sich optimistisch, auf extreme ultra-violette Strahlung verzichten zu können. IBM hat Erfahrung mit der EUV-Lithographie: Schon 2008 demonstrierte der Hersteller zusammen mit AMD einen entsprechend belichteten Metal-Layer (Interconnect), damals noch mit 45-nm-Technik.

• 

Detailaufnahme der Transistoren (Bild: IBM)

Um abseits der Verkleinerung (Shrink) die Packdichte zu erhöhen, hat IBM Techniken entwickelt, um die Transistoren mit Abständen von weniger als 30 nm nebeneinander anzuordnen. Die fortschrittlichsten heutigen Fertigungsverfahren haben einen sogenannten Transistor Fin Pitch von 42 nm. Eine weitere Verbesserung ist der Einsatz von Silizium-Germanium im Transistorkanal, dadurch steigt die Schaltgeschwindigkeit der Transistoren.

Der Fortschritt bei der EUV-Lithographie und der dadurch jetzt entwickelte Testchip im 7-nm-FinFET-Verfahren zeigen damit erneut, dass Moore's Law nach wie vor seine Gültigkeit besitzt.