IBM Power8: Bandbreiten-Monster steuert bis zu 1 TByte RAM an

Mit dem Power8 hat IBM ein Jahr nach dem Power7+ dessen Nachfolger vorgestellt, der ursprüngliche Power7 erschien bereits 2010. Der neue Chip misst satte 650 mm², den externen EDRAM nicht mitgezählt. Möglich wird ein solches Monster durch IBMs 22-Nanometer-SOI-Fertigung in der Chipfabrik in East Fishkill, New York. Der Power7+ wurde noch in 32 nm produziert, der Power7 in 45 nm.

• 

Der Power8 bietet zwölf Kerne mit je 512 KByte L2 und dazu insgesamt 96 MByte L3-Cache. (Bild: IBM/Screenshot: Golem.de)

Die gleich zwölf Kerne des Power8, von denen jeder per Simultaneous Multithreading acht Threads ausführen kann, greifen auf jeweils 512 KByte L2-Cache zurück. Weiterhin teilen sich die Recheneinheiten 96 MByte L3-Cache und obendrauf kommen noch einmal 128 MByte Embedded-DRAM. Letzerer Speicher ist als L4-Cache organisiert und wird mittels acht Memory-Buffer-Chips ermöglicht, der Speichercontroller bindet zudem mittels 32 Kanälen bis zu 1 TByte DDR3-1600-RAM an.

Doppelte Leistung, FIVRs und PCI-E 3.0 ab 2014

Damit die Daten schnell genug ankommen, schaufeln die Kerne ihre Daten aus dem L2-Cache mit 256 GByte pro Sekunde heran und schreiben sie mit 64 GB/s zurück. Der L3-Puffer arbeitet in beide Richtungen mit 128 GB/s und der L4-Cache liest ebenso flott, schreiben kann er mit 64 GB/s. Die 32 Kanäle mit DDR3-1600-Geschwindigkeit erlauben zusammen 410 GB/s, dauerhaft soll der Power8 immerhin noch 230 GByte pro Sekunde schaffen.

Die enorme Datentransferrate erlaubt es dem IBM-Chip zusammen mit seinen zwölf Kernen, die Leistung gegenüber dem Power7+ mit seinen nur acht Recheneinheiten je nach Anwendung mehr als zu verdoppeln - Singlethread ist er immerhin um den Faktor 1,6 flotter. Taktfrequenzen gibt der Hersteller hierbei nicht an, ein Hinweis in der Präsentation lässt aber auf 4 GHz schließen. Der Power7+ kommt auf bis zu 4,4 GHz.

Neben der reinen Rechenleistung sind beim Power8 vor allem die einzelnen Spannungsregler pro CPU-Kern bemerkenswert. Etwas Ähnliches bietet derzeit nur Intels Haswell, hier versorgt ein Regler aber neben den x86-Einheiten noch die GPU sowie den L3-Cache und den System Agent. Daher spricht Intel von FIVRs, also Fully Integrated Voltage Regulators.

Wie beim Mitbewerber bindet der Power8 Peripherie per PCI-Express 3.0 und bis zu 16 Lanes an, auch Transactional Memory wird unterstützt. Erste Chips sollen kommendes Jahr ausgeliefert werden, zu Preis und TDP schweigt IBM bisher.