Poulson korrigiert falsche Befehle selbst

Auf der Konferenz Hot Chips hat Intel einige neue Details zum nächsten Itanium verraten. Die wichtigsten Eckdaten sind seit der ISSCC im Februar 2011 bekannt: Der Prozessor wird mit bis zu acht Kernen plus Hyperthreading ausgestattet sein und 12 statt bisher 6 Befehle pro Takt parallel ausführen können.

Um dies mit einer neuen Pipeline zu realisieren, hat sich Intel, wie das Unternehmen nun sagte, ein geteiltes Front- und Backend ausgedacht. Zwischen den beiden Teilen sitzt ein Befehlspuffer, der selbst entscheiden kann, in welchen Teil der CPU die Instruktionen geschoben werden sollen. Intel bezeichnet das als "Dual-Domain Multithreading".

Damit das funktioniert, sind andere Zwischenspeicher wie die Register Files und die TLBs nun fähig, mit zwei Threads parallel umzugehen. Diese Form des Hyperthreading geht damit über den gleichnamigen Mechanismus von Intels x86-CPUs hinaus, bei denen nur gerade nicht genutzte Einheiten des Prozessors einem anderen Thread zur Verfügung stehen können. Wie viel mehr Leistung die acht virtuellen Kerne von Poulson bringen, gab Intel aber noch nicht an. Bei den x86-CPUs des Unternehmens sind es in günstigen Fällen wie bei Raytracern rund 20 Prozent mehr Rechenleistung.

Die größte nun bekanntgemachte Neuerung des Poulson für den Einsatz im Unternehmen nennt sich "Instruction Replay". Intel musste sie nun erklären, denn der Befehlspuffer (Instruction Buffer) spielt hier eine zentrale Rolle. Dieser Puffer sorgt in erweiterter Form dafür, dass der Prozessor bei falschen Befehlen nicht mehr hängen bleibt, beispielsweise in einer Endlosschleife.