Nehalem-Details, auf SSE folgt AVX, 6-Kerner auf einem Die

Was Intel nun unter der Leitung von Stephen Smith, dem Vize der Digital Enterprise Group, an technischen Details zu kommenden Prozessoren verraten hat, nimmt auf der CPU-Seite nahezu alles vorweg, was für das in der übernächsten Woche in Schanghai startende IDF erwartet worden war. Mit seinen Präsentationen bestätigte Intel bis auf die konkreten Nehalem-Benchmarks auch alle Angaben, die durch einen Vortrag von Sun bereits bekanntgeworden waren.

Intels erster 6-Kerner 'Dunnington' So soll als Upgrade der Xeon-Plattform "Caneland" mit ihrer CPU "Tigerton" (Xeon-Serie 7300) noch in der zweiten Hälfte des Jahres 2008 der bisher nur "Dunnington" genannte erste 6-Kerner erscheinen. Der Prozessor basiert auf der Penryn-Architektur und wird in 45 Nanometern Strukturbreite gefertigt. Erstmals hat Intel hier nicht mehrere Dies in einem Chipgehäuse, sondern die 6 Kerne auf einem Die untergebracht. Wie das Foto des Chips zeigt, sind dabei jedoch 3 Doppelkerne in einem Bereich zusammengefasst.

Dass jeder der Kerne nur 3 MByte L2-Cache besitzt, wie Sun bereits verraten hatte, verschwieg Intel jedoch - bestätigte aber, dass die Cores sich 16 MByte L3-Cache teilen können. Durch diesen riesigen Zwischenspeicher steigt die Zahl der Transistoren für das gesamte Dunnington-Die auf 1,9 Milliarden. In diesen Dimensionen bewegten sich bisher nur die Itaniums.

Da Dunnington sockelkompatibel zu bisherigen Xeon-Servern bleiben muss, geht die größte Neuerung der Intel-CPUs in den letzten Jahren an ihm vorbei: Einen integrierten Speicher-Controller bietet erst die Nehalem-Architektur, deren Marktstart ebenfalls noch für 2008 geplant ist. Vor allem zu deren Speicherbehandlung und den Caches gab Intel nun neue Details bekannt.