Intels "Nehalem": Speichercontroller und Grafik im Prozessor

Im Rahmen der Vorstellung der Penryn-Architektur, dem sockelkompatiblen Nachfolger der Core-2-CPUs, hat Intels Chef der "Digital Enterprise Group", Stephen Smith, auch einen Ausblick auf Intels kommende Prozessor-Architektur namens "Nehalem" gegeben. Vom bisherigen Frontside-Bus (FSB) verabschiedet sich Intel. Vielmehr sollen die anfangs acht, später auch mehr Kerne zusammen mit dem Rest des Mainboards über eine "sehr skalierbare Architektur" miteinander verbunden werden, so Smith.

Eckdaten des Nehalem Auf Nachfragen erklärte der Intel-Manager in einer Telefonkonferenz, dass es sich dabei um eine Art serielles Protokoll handeln soll - dies geistert als "CSI" bereits seit Jahren durch Intel-Roadmaps, Details dazu gab Smith noch nicht preis. Dafür erklärte er, dass man über diese Verbindungen zwischen Teilen des Prozessors auch einen Grafikkern und den Speichercontroller anbinden wolle. Über den Typ des Speichers ließ sich Smith nicht aus, Nehalem soll aber "gepufferte wie ungepufferte Module" ansprechen können. Wie bisher plant Intel offenbar einen Kern für Desktops, Server und Notebooks, da bisher nur die großen Speichermengen in Servern und manchen Workstations gepufferten Speicher benötigen.

Mit Nehalem kehrt auch das mit dem Pentium 4 gestorbene HyperThreading zurück - Intel will es aber nicht mehr so nennen. Dennoch soll das neue Design auf jedem Kern zeitgleich zwei Threads ausführen können, erklärte Stephen Smith. Als vorläufige Bezeichnung wählte er "Simultaneous Multi-Threading". Dass Intel sein CPU-Design komplett umstrickt - immerhin stammen auch der aktuelle Core 2 Duo und der kommende Penryn vom Pentium M ab -, belegt auch das bisher nur "Mulit-Level Shared Cache" genannte Konzept für Nehalem. Die Ausführungseinheiten sollen wieder direkteren Zugriff auf den L1-Cache haben; ob sich aber wirklich L2- und eventuelle L3-Caches zwischen Kernen teilen lassen, ließ Smith noch offen.

Die erste kleine Vorschau auf die Arbeitsweise der neuen Prozessoren ist von Intel bewusst sparsam ausgefallen - immerhin soll Nehalem erst Ende 2008 in 45 Nanometern Strukturbreite erscheinen.